トップ > 数字経済 > 企業 > サムスン対TSMC...ファウンドリーで「王座のゲーム」
サムスン電子は「2030年システム半導体（モバイルAP・イメージセンサー等）1位」の目標を達成するために、核心事業であるファウンドリ（半導体受託生産）で技術開発と積極的な投資に出た中で、この分野で世界1位の台湾TSMCも最尖端のマイクロプロセス計画を発表するなど、競争に火がついた。
積極的な投資計画を持っているサムスン電子は、マイクロプロセスの開発に有利な極紫外線（EUV）を先に活用して技術開発に速度を加えるように見え、一方で数十年のあいだ世界のファウンドリ業界をリードしてきたTSMCは、蓄積された技術だけでなく耐久性・生態系・顧客・取引先などでも強みを持っている。
13日の半導体業界と外信によると、TSMCは2021年から「5ナノメートルプラス」マイクロプロセス技術をファウンドリに採用して半導体を量産するという計画を発表した。先月16日、サムスン電子がEUV技術に基盤して「5ナノプロセス」の開発に成功したと発表し、来年に量産することが予想されるやいなや、TSMCは「5ナノプラス」を発表したわけだ。
ナノプロセスは回路幅を㎚（1 ㎚は10億分の1メートル）級に減らし、半導体を製造する工程をいう。 5ナノプロセスは半導体素子に使用される回路の線幅が5 ㎚級であることを意味する。プロセスが微細化するほどにチップのサイズを小さくすることができ、電力効率も向上させることができる。これとあわせてチップサイズが小さくなり、ウェハ当たりの生産量が増加してコスト競争力も向上する。 5ナノプロセスは従来の7ナノプロセスに比べてチップの電力効率は20％、性能は10％良くなりつつサイズも小さくすることができるというのがサムスン電子側の説明だ。
これに比べてTSMCの「5ナノプラス」は、5ナノプロセスに比べて性能と電力効率で優れているという立場だ。
TSMCの5ナノプラス量産の時点が公開されたのは、すでに関連技術の開発に成功したという意味だと業界では分析する。 TSMCは5ナノプロセスについては来年の第2四半期に商業生産を開始する計画であることが分かった。サムスン電子は5ナノ以降のマイクロプロセスの基本的な枠組みを「3ナノ」にしている。昨年は3ナノプロセスへのロードマップを発表し、今年は米国シリコンバレーなどで開かれる「サムスンファウンドリフォーラム」で具体的な計画を公開するものと見られる。
調査会社のトレンドフォース（TrendForce）によると、第1四半期の世界のファウンドリ市場でTSMCは48.1％でシェア1位を走っており、サムスン電子が19.1％で追っている。先月、サムスン電子は6ナノプロセス製品と関連して、大規模顧客社との議論を経て設計が完了し、今年の下半期には量産する計画であることを発表したし、この日にTSMCは来年に6ナノ半導体を試験生産すると伝えた。
サムスン電子は現在、圧倒的シェアで世界市場を主導しているメモリだけでなく、2030年までにシステム半導体でも世界1位を獲得するために133兆ウォンを投資する計画を発表した。システム半導体で世界最高になるためにはモバイルAPやイメージセンサー、CPUなどの単一品目も重要だが、ファウンドリでもTSMCを克服しなければならないというのが専門家らの分析だ。サムスン電子はマイクロプロセスに有利なEUV（極端紫外線リソグラフィ）をTSMCより先に進めており、将来の技術を進展させるために有利だという分析が出ている。
ファウンドリ事業を主導してきたTSMCは蓄積された技術と、数十年間の営業を通じて構築した取引先と信頼関係などを持っている。半導体業界の関係者は、「マイクロプロセス技術の開発と営業などの競争が激しくなるだろう」と説明した。
サムスン対TSMC...ファウンドリーで「王座のゲーム」
TSMC「5ナノプラス」で反撃
サムスン電子は「2030年システム半導体（モバイルAP・イメージセンサー等）1位」の目標を達成するために、核心事業であるファウンドリ（半導体受託生産）で技術開発と積極的な投資に出た中で、この分野で世界1位の台湾TSMCも最尖端のマイクロプロセス計画を発表するなど、競争に火がついた。
積極的な投資計画を持っているサムスン電子は、マイクロプロセスの開発に有利な極紫外線（EUV）を先に活用して技術開発に速度を加えるように見え、一方で数十年のあいだ世界のファウンドリ業界をリードしてきたTSMCは、蓄積された技術だけでなく耐久性・生態系・顧客・取引先などでも強みを持っている。
13日の半導体業界と外信によると、TSMCは2021年から「5ナノメートルプラス」マイクロプロセス技術をファウンドリに採用して半導体を量産するという計画を発表した。先月16日、サムスン電子がEUV技術に基盤して「5ナノプロセス」の開発に成功したと発表し、来年に量産することが予想されるやいなや、TSMCは「5ナノプラス」を発表したわけだ。
ナノプロセスは回路幅を㎚（1 ㎚は10億分の1メートル）級に減らし、半導体を製造する工程をいう。 5ナノプロセスは半導体素子に使用される回路の線幅が5 ㎚級であることを意味する。プロセスが微細化するほどにチップのサイズを小さくすることができ、電力効率も向上させることができる。これとあわせてチップサイズが小さくなり、ウェハ当たりの生産量が増加してコスト競争力も向上する。 5ナノプロセスは従来の7ナノプロセスに比べてチップの電力効率は20％、性能は10％良くなりつつサイズも小さくすることができるというのがサムスン電子側の説明だ。
これに比べてTSMCの「5ナノプラス」は、5ナノプロセスに比べて性能と電力効率で優れているという立場だ。
TSMCの5ナノプラス量産の時点が公開されたのは、すでに関連技術の開発に成功したという意味だと業界では分析する。 TSMCは5ナノプロセスについては来年の第2四半期に商業生産を開始する計画であることが分かった。サムスン電子は5ナノ以降のマイクロプロセスの基本的な枠組みを「3ナノ」にしている。昨年は3ナノプロセスへのロードマップを発表し、今年は米国シリコンバレーなどで開かれる「サムスンファウンドリフォーラム」で具体的な計画を公開するものと見られる。
調査会社のトレンドフォース（TrendForce）によると、第1四半期の世界のファウンドリ市場でTSMCは48.1％でシェア1位を走っており、サムスン電子が19.1％で追っている。先月、サムスン電子は6ナノプロセス製品と関連して、大規模顧客社との議論を経て設計が完了し、今年の下半期には量産する計画であることを発表したし、この日にTSMCは来年に6ナノ半導体を試験生産すると伝えた。
サムスン電子は現在、圧倒的シェアで世界市場を主導しているメモリだけでなく、2030年までにシステム半導体でも世界1位を獲得するために133兆ウォンを投資する計画を発表した。システム半導体で世界最高になるためにはモバイルAPやイメージセンサー、CPUなどの単一品目も重要だが、ファウンドリでもTSMCを克服しなければならないというのが専門家らの分析だ。サムスン電子はマイクロプロセスに有利なEUV（極端紫外線リソグラフィ）をTSMCより先に進めており、将来の技術を進展させるために有利だという分析が出ている。
ファウンドリ事業を主導してきたTSMCは蓄積された技術と、数十年間の営業を通じて構築した取引先と信頼関係などを持っている。半導体業界の関係者は、「マイクロプロセス技術の開発と営業などの競争が激しくなるだろう」と説明した。
- 毎日経済＿キム・ギュシク記者／ヨン・ファンヂン記者 | (C) mk.co.kr
- 入力 2019-05-13 18:12:43
