トップ > 数字経済 > 企業 > サムスン電子、12段TSV技術開発…半導体パッケージも「超格差」
サムスン電子、12段TSV技術開発…半導体パッケージも「超格差」
サムスン電子は超高性能DRAMパッケージ（DRAMチップを複数束ねたもの）の容量を1.5～3倍に増やす、先端パッケージング（チップを電子機器に装着できるように構成・加工・包装する）技術の開発に世界で初めて成功した。
DRAMなどの半導体の性能を高めるためにマイクロプロセス（微細工程／回路線幅を小さくする過程）だけでなく、パッケージングの重要性が大きくなるにつれて、この分野でも競合他社と隙間を広げる「超格差」戦略に拍車をかけるものと解釈される。
特にサムスン電子は昨年末の組織改編により、パッケージング組織を大幅に強化したことに続き、今年はサムスン電気からで関連技術を買収し、李在鎔（イ・ヂェヨン）副会長が事業所を直接訪問して戦略をチェックするなど、研究開発などに速度を加えている。
サムスン電子は7日、最先端の半導体パッケージ技術である「12段3次元シリコン貫通電極（3D-TSV）」技術を業界で初めて開発に成功したと明らかにした。
半導体製造でウエハに回路を刻んだ後、電気が流れるように配線を接続する過程などを「前工程」という。前工程を経れば半導体チップに数百個のトリミング前の状態でウェハ上に作られる、これらを個別チップに切断した後、電子製品として活用できるように構成・加工・包装する包装過程と、不良品を選り抜き検査などの後工程を経て出荷される。
DRAMチップは複数個をパッケージで活用するが、この時にチップ間の電子が行き来できるように接続する技術が容量とパフォーマンスに影響を及ぼしている。
従来はワイヤ（金属線）を用いて、DRAMパッケージ内のチップなどを接続する方法が活用されてきたが、最近では速度と電力効率の高い電子移動通路（TSV）方式が拡散している。これはワイヤーでチップを接続する代わりに、チップの上・下段に直径が髪の毛の太さの20分の1ほどで あるTSV 6万本を作って誤差なしに接続する先端パッケージング技術だ。
3D-TSVは電子が移動できる通路が多く、ワイヤ方式に比べて速度は8倍速く、消費電力は50％少ないことが分かった。
3D-TSVで従来はチップ8個まで積む方式が開発されたが、サムスン電子は今回のチップ12個を「12段」に積む技術を開発したわけだ。すなわち、紙（100マイクロメートル）の半分以下の厚さに加工したDRAMチップ12個を垂直に積んだという意味だが、これは高い精度が必要な半導体パッケージング技術の中で最も難度が高いものの一つとして評価される。
サムスン電子は従来の8ギガビット（Gb）DRAMチップを8段に積んだ8ギガバイト（GB）容量の「HBM2」製品を販売してきた。今回開発した技術を活用して8Gb DRAMチップを12段に積めば12GBを作成することができ、HBM2に比べて容量は50％増加する。
また、今後は本格的に活用されると思われる16Gb DRAMチップに12段の技術を適用すると24GBバイトを実現することができ、従来のHBM2に比べて容量は200％増える。サムスン電子は顧客の需要に応じて、24GB級の大容量製品の量産に突入する予定だ。
サムスン電子のペク・ホンジュ副社長は「今回の技術開発で、これまで8段に積んだHBM2のようなパッケージの厚さ（720?）を維持しながら、D-RAMチップ12個を積むことができるようになった」とし、「これを活用して、顧客は次世代の大容量製品を製造・発売できるだろう」と説明した。
ペク副社長は「人工知能（AI）や自律走行など、さまざまな応用先で高性能を実現できる最尖端パッケージング技術が重要になっている」とし、「この分野でも超格差技術でリーダーシップを継続する」と付け加えた。
サムスン電子は昨年から、半導体の性能向上のためにパッケージング技術の開発に拍車をかけている。 AIなどの技術進展に応じて、微細工程などの前工程だけでなく、パッケージングを通じて半導体の性能を向上させることが重要になっているからだ。
サムスン電子は昨年末、パッケージの製造と研究組織を統合した「TSP（テスト＆システムパッケージ）総括」組織を作った。既存のTSPセンターを改善したものだ。また今年の6月、サムスン電気のパネルレベルパッケージング（PLP）事業を買収したのもパッケージング技術開発の次元だ。
李在鎔副会長は去る8月、半導体パッケージング技術の開発と検査など「後工程」を主に担当する温陽事業場を初めて訪問し、事業戦略を点検してパッケージング事業に力を入れた。
サムスン電子、12段TSV技術開発…半導体パッケージも「超格差」
サムスン電子は超高性能DRAMパッケージ（DRAMチップを複数束ねたもの）の容量を1.5～3倍に増やす、先端パッケージング（チップを電子機器に装着できるように構成・加工・包装する）技術の開発に世界で初めて成功した。
DRAMなどの半導体の性能を高めるためにマイクロプロセス（微細工程／回路線幅を小さくする過程）だけでなく、パッケージングの重要性が大きくなるにつれて、この分野でも競合他社と隙間を広げる「超格差」戦略に拍車をかけるものと解釈される。
特にサムスン電子は昨年末の組織改編により、パッケージング組織を大幅に強化したことに続き、今年はサムスン電気からで関連技術を買収し、李在鎔（イ・ヂェヨン）副会長が事業所を直接訪問して戦略をチェックするなど、研究開発などに速度を加えている。
サムスン電子は7日、最先端の半導体パッケージ技術である「12段3次元シリコン貫通電極（3D-TSV）」技術を業界で初めて開発に成功したと明らかにした。
半導体製造でウエハに回路を刻んだ後、電気が流れるように配線を接続する過程などを「前工程」という。前工程を経れば半導体チップに数百個のトリミング前の状態でウェハ上に作られる、これらを個別チップに切断した後、電子製品として活用できるように構成・加工・包装する包装過程と、不良品を選り抜き検査などの後工程を経て出荷される。
DRAMチップは複数個をパッケージで活用するが、この時にチップ間の電子が行き来できるように接続する技術が容量とパフォーマンスに影響を及ぼしている。
従来はワイヤ（金属線）を用いて、DRAMパッケージ内のチップなどを接続する方法が活用されてきたが、最近では速度と電力効率の高い電子移動通路（TSV）方式が拡散している。これはワイヤーでチップを接続する代わりに、チップの上・下段に直径が髪の毛の太さの20分の1ほどで あるTSV 6万本を作って誤差なしに接続する先端パッケージング技術だ。
3D-TSVは電子が移動できる通路が多く、ワイヤ方式に比べて速度は8倍速く、消費電力は50％少ないことが分かった。
3D-TSVで従来はチップ8個まで積む方式が開発されたが、サムスン電子は今回のチップ12個を「12段」に積む技術を開発したわけだ。すなわち、紙（100マイクロメートル）の半分以下の厚さに加工したDRAMチップ12個を垂直に積んだという意味だが、これは高い精度が必要な半導体パッケージング技術の中で最も難度が高いものの一つとして評価される。
サムスン電子は従来の8ギガビット（Gb）DRAMチップを8段に積んだ8ギガバイト（GB）容量の「HBM2」製品を販売してきた。今回開発した技術を活用して8Gb DRAMチップを12段に積めば12GBを作成することができ、HBM2に比べて容量は50％増加する。
また、今後は本格的に活用されると思われる16Gb DRAMチップに12段の技術を適用すると24GBバイトを実現することができ、従来のHBM2に比べて容量は200％増える。サムスン電子は顧客の需要に応じて、24GB級の大容量製品の量産に突入する予定だ。
サムスン電子のペク・ホンジュ副社長は「今回の技術開発で、これまで8段に積んだHBM2のようなパッケージの厚さ（720?）を維持しながら、D-RAMチップ12個を積むことができるようになった」とし、「これを活用して、顧客は次世代の大容量製品を製造・発売できるだろう」と説明した。
ペク副社長は「人工知能（AI）や自律走行など、さまざまな応用先で高性能を実現できる最尖端パッケージング技術が重要になっている」とし、「この分野でも超格差技術でリーダーシップを継続する」と付け加えた。
サムスン電子は昨年から、半導体の性能向上のためにパッケージング技術の開発に拍車をかけている。 AIなどの技術進展に応じて、微細工程などの前工程だけでなく、パッケージングを通じて半導体の性能を向上させることが重要になっているからだ。
サムスン電子は昨年末、パッケージの製造と研究組織を統合した「TSP（テスト＆システムパッケージ）総括」組織を作った。既存のTSPセンターを改善したものだ。また今年の6月、サムスン電気のパネルレベルパッケージング（PLP）事業を買収したのもパッケージング技術開発の次元だ。
李在鎔副会長は去る8月、半導体パッケージング技術の開発と検査など「後工程」を主に担当する温陽事業場を初めて訪問し、事業戦略を点検してパッケージング事業に力を入れた。
- 毎日経済＿キム・ギュシク記者/チョン・ギョンウン記者 | (C) mk.co.kr
- 入力 2019-10-07 19:42:01
