SKハイニックス「技術で危機突破」...第3世代DRAM出荷



SKハイニックスは既存の第2世代(10ナノメートル台後半のマイクロプロセス)の製品に比べて生産効率を27%、電力効率を40%向上させた「第3世代10ナノ級(10ナノ台半ば)」DRAMの開発に成功した。ウェハ(半導体基盤素材)一枚から引き抜くことができるメモリ容量(チップ数×チップ当たりのメモリ)を業界最大レベルに引き上げながらも、高価な極紫外線(EUV)機器を使用せずに一般的な工程を経て生産できるようにしてコスト競争力を高めたという評価が出ている。同社は今回のプロセスルール製品を来年に量産し、DRAM市場で市場支配力を高める計画だ。

SKハイニックスは21日、「第3世代10ナノ級(1z)16ギガビット(Gb)ダブルデータレート(DDR)4 DRAM」の開発に成功し、今年中に量産準備を終えて来年から本格生産に入る予定だと明らかにした。

半導体は限られたサイズの中にどれほど微細な回路を刻めるのかが、性能・電力効率に影響を及ぼす。回路幅をナノメートル(㎚/ナノメートルは1億分の1メートル)のレベルに減らすことが、最近の半導体業界の技術競争だ。「○○ナノメートルプロセス」で○○の数字は回路幅を意味し、この数値が小さいほど微細化技術が進展したわけだ。回路幅がせまくなるほど、ウェーハ一枚から生産できるチップの量が増えて、電力効率も高くなる。 SKハイニックスは昨年11月に第2世代の製品を発表した後、11ヶ月ぶりに今回の第3世代の新製品を開発した。

同社は10ナノメートル台の製品を第1世代(x)、第2世代(y)、第3世代(z)と区切っているが、世代別に正確な回路幅を公開していない。ただし業界では第1世代は10ナノメートル台後半、第2世代は10ナノメートル台の半ばから後半、第3世代は10ナノメートル台半ばと推定する。回路幅がますます微細になりつつプロセスルールの開発が難しくなり、10ナノ台をx、y、zなどで詳細分類している。今回開発された製品は第3世代(z)工程でチップあたり16Gbを実装した。

サムスン電子は、第3世代の10ナノ級8Gb DDR4 DRAMの開発に成功し、9月から量産に入った。世界のDRAM市場3位の米マイクロンも8月、10ナノメートル台半ばの16Gb DDR4 DRAMを量産すると発表した。チップが実現する容量はマイクロンとSKハイニックスの製品で同じだが、SKハイニックスの新製品はマイクロン製DRAMに比べてチップサイズが小さいことが分かった。これにより、ウエハ一枚から引き抜くことができる容量は、SKハイニックスが業界最大レベルという評価が出てくる。

SKハイニックスの第2世代製品に比べ、電力効率は40%高くなった。またウエハ一枚で実現する記憶容量は第2世代に比べて27%も向上し、生産性もそれだけ高くなったというのが会社側の説明だ。ふつうオフィスPC一台に搭載される8ギガバイト(GB)モジュールを製造するときに、第2世代製品の8Gb DRAMは8個必要だが、16Gb DRAMは4つで同じ容量を実現することができる。

DDRは標準D-RAMに比べてデータ処理速度がどれほど速いかによってDDR2やDDR3などに区分されるが、最も改善されたDDR4規格に第3世代の10ナノ級マイクロプロセスを適用したのが今回の製品だ。データ転送速度はDDR4規格の最高速度である3200Mbpsまで安定して支援する。

SKハイニックスは今回の新製品をEUVではなく、一般的なArF(フッ化アルゴン)工程を経て生産する予定だ。EUVはウェーハに光を当てて回路を刻む際に使用される光源だが、これまで使用されていたフッ化アルゴンよりも微細工程を進展させるために有利だという評価が出ている。このことから7ナノメートル級以下では主にEUVが使用されるが、専用のラインを設置したり、装置などが高くてコストもかかる。 SKハイニックスはフッ化アルゴンを活用して第3世代の10ナノDRAMを生産し、コストも削減するものと見られる。イ・ジョンフンDRAM開発事業1zタスクフォース(TF)担当は、「今回のDRAMは高性能・高容量DRAMを求める顧客の需要の変化に最も適した製品」だとし、「来年から本格的に供給に乗り出して、市場の需要に積極的に対応する」と明らかにした。
  • 毎日経済_キム・ギュシク記者/ファン・スンミン記者 | (C) mk.co.kr
  • 入力 2019-10-21 17:49:48