サムスン電子対TSMC…「3ナノ工程」競争が本格化


ファウンドリ(半導体受託生産)におけるマイクロプロセス競争をめぐって、韓サムスン電子と台TSMCが熾烈な競争を繰り広げる見通しだ。22日の業界と外信によると、世界のファウンドリで1位の台湾TSMCは来る4月29日、北米での技術シンポジウムで具体的な3ナノメートルプロセス技術を公開する。

3ナノメートルは半導体回路の線幅を意味する。線幅が狭いほど消費電力が減少し、処理速度は向上する。最近にプロセス開発を完了した5ナノメートル製品よりもチップ面積は35%以上減少し、消費電力も50%減少させる一方で、性能は30%向上する。 TSMCは今月の実績説明カンファレンスコールで、「各顧客社と3ナノメートルデザインで協業しており、プロセス技術の開発もうまく行っている」と述べた。

先立ってTSMCは今年までに5ナノ・プロセスを、2022年までに3ナノ・プロセスの半導体を量産するという目標を提示したが、具体的な技術ロードマップは公開していない状態だ。

これに比べてサムスン電子は去る2018年、初めて「GAA(Gate-All-Around)」技術を含む3ナノメートル工程のロードマップを公開して、昨年は各顧客社に設計ツールを提供して今月の「初開発」を策定した。

TSMCがサムスン電子のようにGAA技術を採用するか、あるいは既存のFinFET技術を採用するかどうかによって、二社間の競争構図が変わるだろうというのが業界の見方だ。

TSMCがサムスン電子と同じ技術を採用すると、最新半導体の物量を競う両社の3ナノ競争はさらに激しくなるだろうと業界は観測する。ファウンドリ企業の中で7ナノメートル以下のマイクロプロセス技術を保有している企業は、サムスン電子とTSMCのわずか2社だけだ。 7ナノから3ナノまではサムスン電子が先に開発に成功した。

ただし、両社とも3ナノ半導体の量産時期を2022年と見ており、サムスン電子が微細工程で勝機をつかむかは未知数だ。

KDB未来戦略研究所のカン・サング研究員は20日のレポートを引用して、「3ナノ工程で先に量産する場合、ファブレス(半導体設計)会社から最新の半導体を受注する可能性が大きくなる」と説明した。
  • 毎日経済デジタルニュース局_キム・スンハン記者 | (C) mk.co.kr
  • 入力 2020-01-22 14:53:26