数字経済 > 総合
火花を散らす半導体「三国志」…サムスンの勝機は？
米インテルと台TMSCとの技術競争
- システム半導体の超微細プロセス技術が5㎚（ナノメートル／1㎚は10億分の1メートル）未満に駆け上がり、世界の半導体業界をリードするサムスン電子と台湾TSMCそして米インテル間の神経戦もヒートアップしている。
米インテルのパット・ゲルシンガー最高経営責任者（CEO）は最近、ウェブキャストを通じてインテルの今後の超微細プロセスのロードマップを公開した。インテルは2025年まで毎年、新しいプロセス技術を発表するという抱負を表わした。 2024年には2ナノメートル級の「20A」半導体を量産し、先行しているサムスン電子とTSMCを追い越すと宣言した。 2025年にはインテル「18A」を量産するとした。インテルの18Aは1.8ナノメートル水準だ。ゲルシンガーCEOは「2025年までにプロセス性能でリーダーシップに向かう確実な道を模索するために、革新的なロードマップを加速している」と明らかにした。
インテルはまたこの日、半導体受託生産（ファウンドリー）顧客に米クアルコムと米アマゾンを確保したと発表した。特にクアルコムは2024年に商用化するインテル20A工程で既に契約したという。アマゾンウェブサービス（AWS）には半導体の後工程（パッケージング）ソリューションも提供する。
今回インテルの技術ロードマップで注目すべき点は、インテルが既存のプロセス技術を「リネーミング」したということだ。インテルは既存の10ナノSuperFin（スーパーフィン）プロセス技術を「インテル7」に、開発中だった7ナノ工程はそれぞれの世代に応じて「インテル4」と「インテル3」に名前を変えた。
業界ではインテルがサムスン電子とTSMCを狙って技術名称を変えたと見ている。現在、10ナノ未満の超微細工程を商用化したファウンドリはサムスン電子とTSMCだけだ。 TSMCとサムスン電子は5ナノ級半導体を量産している。インテルは14ナノまではサムスン電子・TSMCと先になり後になって技術競争を行ったが10ナノでの商用化が遅れたし、7ナノ（インテル4とインテル3）は事実上は断念したが今年に入って再び挑戦に乗り出した。
インテルはこれまで、サムスン電子とTSMCのプロセス技術が過大評価されていると批判してきた。インテルのスーパーフィン10ナノプロセス技術は、サムスン電子・TSMCの7ナノプロセス技術よりも実際の半導体の性能面では同等か、むしろ進んでいると主張してきた。事実、インテル・サムスン電子・TSMC間の半導体プロセス技術の比較は、業界の専門家の間でも常に激論が繰り広げられるテーマだ。
台湾南部台南市のTSMC工場。 <写真提供= TSMC>
もちろんサムスン電子とTSMCもインテルの挑戦を座して見ているわけではない。 TSMCは台湾台南市に所在する工場に3ナノ級半導体の生産設備を設置し始めたと、台湾メディアが今月初めに伝えた。すでに米Appleとインテルそして米AMDなどがTSMCの3ナノファウンドリ顧客として契約まで結んだという話も多い。 TSMCは今年は3ナノ半導体を試験生産し、来年から本格的な量産を開始する計画だ。
また台湾デジタルタイムズなどによると、台湾政府はTSMCの現地2ナノ半導体工場新設計画も承認したという。 2ナノ半導体工場もそろそろ輪郭があらわれることになる。 2ナノ工場の位置は、台湾の半導体産業の本山とする新株科学技術団地だ。TSMCの魏哲家CEOはこれと関連し、「今年末までに2ナノ試験生産ラインを完成するつもり」だと最近明らかにした。 TSMCは2024年までに2ナノ半導体を商用化するという目標だ。
TSMCを追撃しているサムスン電子もまた、3ナノ半導体の商用化に全力を尽くしている。サムスン電子は今年第2四半期の実績公開して、「今年の下半期中に4ナノ第1世代の半導体を量産して、来年には3ナノ第1世代の製品を商用化するつもり」だと説明した。サムスン電子はまた、2023年に3ナノ第2世代の製品を出したいという計画も提示した。
サムスン電子は4ナノ半導体の生産拠点を具体的に言及しなかった。しかし下半期に本格稼動する京畿道平澤第2ラインが有力だ。サムスン電子はまた、米国テキサス州オースティンのファウンドリ増設計画も検討中であり、計画通りに増設が進めばオースティン工場は2023年ごろに3ナノ半導体の生産拠点になる可能性が高い。
サムスン電子は李在鎔（イ・ヂェヨン）副会長の仮釈放も投資スケジュールの核心変数だ。李副会長は9日、法務部の8・15光復節仮釈放審査を受ける。政府が仮釈放ないしは特別赦免を最終確定すれば、李副会長は13日または14日に釈放される。同氏が解放されれば、これまで遅滞してきたサムスン電子の投資決定の速度が上がるだろうという見通しが支配的だ。半導体製造工程の技術比較
「ゲートオールアラウンド（GAA）」半導体製造プロセス技術の比較。提供＝サムスン電子
サムスン電子はインテルおよびTSMCとの3ナノ対決のために、ゲートオールアラウンド（GAA）と呼ばれる新技術を準備中だ。半導体トランジスタは電流が流れる「チャンネル」と、電圧が加わる「ゲート」を通じて動作する。この時にチャネルとゲートが当たる面が大きいほど、半導体の性能が向上する。初期の平板なトランジスタはゲートとチャネルが一つの平面で出会う構造で、トランジスタサイズが小さくなるほどチャンネル・ゲート間が短くなって電流がリークするなどの現象が発生する。そこで平板トランジスタのサイズは20ナノメートルが限界だった。
サムスン電子とTSMCそしてインテルなどの先進的な半導体企業は、2010年代の初めにFinFETプロセスを開発し、20ナノメートル未満のプロセス技術の突破に成功した。チャンネルが凸形状で作られてフィン（fin）形状のゲートとかみ合う形のトランジスタだ。トランジスタが小さくなりながらも、しかしチャネルとゲートが当たる面は大きくなり、性能向上が可能だ。
FinFET技術も10ナノメートル未満に工程が発達したことで、徐々に限界にぶつかっている。インテルとTSMCは3ナノ級半導体でもFinFET構造を維持するが、2ナノプロセス半導体からはGAA技術を適用する計画だ。一方、サムスン電子はそもそも3ナノプロセスからGAA工程で開始して、技術格差を大きくするという目標だ。
GAAはゲートが細長いワイヤ（線）形状のチャンネルで全方位を包んだ構造だ。 GAAトランジスタのチャネルは、ナノワイヤー（nanowire）とも呼ぶ。トランジスタのサイズをさらに小さくしつつ、より多くの電流を流す仕組みだ。
一般的にGAAトランジスタの技術的難関は、チャンネルを線で作成すると充分な電流を得ることが難しいということだ。サムスン電子はこれを克服するために、ワイヤの代わりに「薄い紙（ナノシート）」形状のチャンネルを作った。サムスン電子はこのような独自のGAA技術を「MBCFET（Multi-Bridge Channel Field Effect Transistor）」と命名した。
サムスン電子のMBCFETはTSMCとのファウンドリギャップを狭めて、インテルを牽制するための新兵器だ。半導体業界ではGAA工程ベースの最初の半導体は、サムスン電子の製品だということに異論はない。ただしMBCFETがこの市場で成功をおさめるかどうかは未知数だ。しかし2030年にファウンドリ世界1位を狙うサムスン電子にとって、MBCFETは必ず越えなければならない課題だ。 - 毎日経済 | イ・ジョンヒョク記者 | 入力 2021-08-07 11:01:03
